TSMC mencoba 3D dengan Processor Skala Wafer memungkinkan 3D Stacking untuk Pembuatan Chip Terbesar
TSMC mengambil lankah Pertarungan Fabrikasi ukuran besar menggunakan metode Tiga Dimensi dengan Teknologi Baru, Seperti Teknologi Simposium Amerika Utara, ini memperkenalkan Genarasi Terbaru dari Platform dari System-On-Wafer CoW-SoW yang akan mengaktifkan Integrasi 3D dengan Desain berukuran Wafer. hal ini dibangun di InFO_SoW System-On-Wafer teknologi terintegrasi yang diperkenalkan TSMC pada tahun 2020 yang memungkinkan untuk membuat Processor Skala Wafer. sejauh ini hanya Tesla yang mengadopsi teknologi ini untuk Supercomputer Dojo mereka yang sekarang telah di produksi oleh TSMC
pada Platform mereka yang akan mendatang, TSMC ingin menggabungkan dua metode mereka yaitu InFO SoW dan system Chip Terintegrasi (SoIC) pada platform system-on-wafer. denngan menggunakan Teknologi Chip-on-Wafer, Metode ini akan menbuat tumpukan memori yang langsung menuju System-On-Wafer. Teknologi CoW_SoW yang baru ini di ekspektasikan akan siap untuk produksi masal pada tahun 2027. tapi hanya bisa kita lihat ketika produk sebenarnya telah datang ke pasaran
“Jadi, ke depannya, dengan menggunakan integrasi tingkat wafer memungkinkan pelanggan kami untuk mengintegrasikan lebih banyak logika dan memori secara bersamaan,” kata Kevin Zhang, Wakil Presiden Pengembangan Bisnis di TSMC. “SoW bukan lagi fiksi; ini adalah sesuatu yang sudah kami kerjakan bersama pelanggan untuk menghasilkan beberapa produk yang sudah ada. Kami pikir dengan memanfaatkan teknologi integrasi tingkat wafer kami yang canggih, kami dapat memberikan pelanggan kami jalur yang sangat penting yang memungkinkan mereka untuk terus mengembangkan kemampuan mereka untuk menghadirkan lebih banyak komputasi, komputasi yang lebih hemat energi, ke kluster AI atau supercomputer mereka.”
Saat ini, CoW-SoW milik TSMC sedang Fokus pada Integrasi Processor Skala Wafer dengan memory HBM4. tumpukan memory generasi terbaru ini akan memiliki interface 2048 bit, yang akan membuatnya bisa mengintegrasi HBM4 langsung pada Chip tersebut, dengan ini akan membuat Processor ini lebih Hemat sumber daya
Processor Skala Wafer ini umumnya sebuah Processor yang berdasar pada Cerebras WSE dan InFO_SoW, menawarkan benefit performa dan efisiensi yang signifikan, dan juga memiliki bandwith besar dan Low Latency untuk komunikasi Core-to-Core, Selain itu, prosesor ini memiliki impedansi jaringan pengiriman daya yang rendah dan efisiensi energi yang tinggi. Sebagai bonus tambahan, prosesor tersebut juga memiliki redundansi tambahan berupa core ‘ekstra’.
Bagaimanapun teknologi InFO_SoW memiliki beberapa batasan, seperti Processor ini dibuat dengan metode yang bergantung pada Memoriy yang tertanam pada Chip yang mungkin tidak akan tahan lama kedepannya tapi untuk saat ini menjadi pilihan terbaik, FO_SoW Wafer di proses menggunakan single node dan node ini tidak mendukung 3d Stacking yang nantinya akan didukung dengan produk CoW-SoW